數位電路之後,verilog 系列文1:談談 verilog 三大塊的架構

常說「寫verilog一定要有硬體的思維」,這是因為verilog,亦或VHDL的用意,最終都是要轉成硬體上的 register 和 combination circuit, 我自己的寫verilog比較不像在寫一般的程式語言,可以宣告各個變數、作運算,然後輸出結果; verilog會不斷宣告module、register跟combinational circuit與其中的接線,結合成一個完整的電路。

...