Test Format^[draft]

Entry Table Test

Module	Description
Pipeline	是的這個 module 就叫 pipeline，它控制有 data 要敲一級 Pipeline 這件事，通常會用在一個 module 的最前端，上一級給資料我就先存下來

...

深入淺出 Reed Solomon Code^[draft]

故事是這樣子的，最近工作之餘頻繁地遇到 NTT 這個東西，但這個東西不是很好懂，所以想說來筆記一下，順便用一個簡單的例子來說明 NTT/INTT 的流程與結果。

簡而言之呢，NTT 就是 Nippon Telegraph and Telephone 日本電信電話…欸不是這個 NTT ，這邊要講的是 number-theoretic transform，中文是翻數論轉換。
可以把它看成離散傅立葉轉換 DFT 的一個通用的形式，把一個數或一個多項式分解成多個選定的因子的向量；反向的 Inverse NTT 則可以反過來從分解開來的向量再轉回去本來的元素。
為什麼要用 NTT 呢？
就像傅立葉轉換把時域的訊號轉到頻域上，讓時域的 convolution 轉成頻域直接相乘；本來 Finite field 的 convolution ，在 NTT 轉換後可以變直接乘，對整數或多項式的乘法來說很有用。

...

使用 Xilinx 開發板：連接 Interrupt

故事是這樣子的，一般來說 IP 的工作流程，我們會透過 AXI Lite 寫入 register 叫 IP 開始工作，那我們要怎麼知道 IP 工作已經完成了？

...

使用 Xilinx 開發板：連接寫入DMA

上一章我們看了怎麼從記憶體中讀取資料放給 IP 模組，這篇我們就反過來，從 IP 模組中送資料給記憶體。
很多東西跟讀取是一樣的，會跳過不少 DMA 相關的介紹，比較簡單一些。

...

使用 Xilinx 開發板：連接讀取DMA

在上一篇我們看到如何連接 AHB bus 之後，這篇我們來看看 AXI stream。
如果有看過 AXI Lite 介面的使用方式，它是幫你把 AXI 的讀寫轉化成內部的 registers，而每次的讀寫都是超級花費時間的事情，如果有大量的資料需要讀寫，用 AXI Lite 並在讀寫空間開幾百個 registers 就很不適合，太浪費時間，沒辦法有效率的把資料送進 IP，或從 IP 讀出來。

...

使用 Xilinx 開發板：連接 AHB

在上一篇，我們在 PynqZ2 上面建立了 SoC，並且能用 AXI Lite 介面去控制它，然而現實中使用 AXI 其實是相對奢侈的；在比較簡單的實作上，會使用較簡單的 APB 或是 AHB bus。
在這篇文章我們就來說明要怎麼實作並連接一個 AHB 的 IP，並讓 PS side 可以存取。

...

書評 - 失控的轟炸


書名	失控的轟炸：人道與人性的交戰，造就二戰最漫長的一夜
原書名	The Bomber Mafia: A Dream, a Temptation, and the Longest Night of the Second World War
作者	Malcolm Gladwell
譯者	鄭煥昇
出版商	時報出版
出版日	2022-04-26
ISBN	9786263351271

...

使用 Xilinx 開發板：連接 AXI Lite

故事是這樣子的，之前說到強者我同學給了我一些 Pynq AHB 相關的文章，最近忙完一個階段重新開始改稿，發現只有那一篇好像有點乾，就決定把它擴展一下。

...

讓 Verilator 倒波形快還要更快

Verilator 是目前開源乃至於硬體免費仔（欸）的第一首選，雖然它在使用方式上相對複雜，但你想它身為開源工具，完整支援 systemverilog ，還能有這麼快的模擬速度，到底還有什麼好嫌的呢？

...

IEEE1735 簡介

在上篇講 Silicon IP 的文我們稍微提到過 IEEE1735 ，不過後來我發現 IEEE1735 的原理可以講得更深入一些，主要是多解釋一些 IEEE1735 會對 HDL 檔案造成的影響。

...