Yodalee’s Note
My lifes, My notes
使用 Xilinx 開發板：連接 讀取DMA
在上一篇我們看到如何連接 AHB bus 之後，這篇我們來看看 AXI stream。
如果有看過 AXI Lite 介面的使用方式，它是幫你把 AXI 的讀寫轉化成內部的
registers，而每次的讀寫都是超級花費時間的事情，如果有大量的資料需要讀寫，用 AXI Lite
並在讀寫空間開幾百個 registers 就很不適合，太浪費時間，沒辦法有效率的把資料送進 IP，或從 IP 讀出來。
使用 Xilinx 開發板：連接 AHB
在上一篇，我們在 PynqZ2 上面建立了 SoC，並且能用 AXI Lite 介面去控制它，然而現實中使用
AXI 其實是相對奢侈的；在比較簡單的實作上，會使用較簡單的 APB 或是 AHB bus。
在這篇文章我們就來說明要怎麼實作並連接一個 AHB 的 IP，並讓 PS side 可以存取。
書評 - 失控的轟炸
| 書名 | 失控的轟炸：人道與人性的交戰，造就二戰最漫長的一夜 |
| 原書名 | The Bomber Mafia: A Dream, a Temptation, and the Longest Night of the Second World War |
| 作者 | Malcolm Gladwell |
| 譯者 | 鄭煥昇 |
| 出版商 | 時報出版 |
| 出版日 | 2022-04-26 |
| ISBN | 9786263351271 |
使用 Xilinx 開發板：連接 AXI Lite
故事是這樣子的，之前說到 強者我同學給了我一些 Pynq AHB 相關的文章，最近忙完一個階段重新開始改稿，發現只有那一篇好像有點乾，就決定把它擴展一下。
...讓 Verilator 倒波形快還要更快
Verilator 是目前開源乃至於硬體免費仔（欸）的第一首選，雖然它在使用方式上相對複雜， 但你想它身為開源工具，完整支援 systemverilog ，還能有這麼快的模擬速度，到底還有什麼好嫌的呢？
...IEEE1735 簡介
在上篇講 Silicon IP 的文 我們稍微提到過 IEEE1735 ，不過後來我發現 IEEE1735 的原理可以講得更深入一些，主要是多解釋一些 IEEE1735 會對 HDL 檔案造成的影響。
...數位電路設計系列 - 數位電路設計系列 - Signoff
故事是這樣子的，無論是數位、類比還是微波電路，在晶片的最後一步，都要進行所謂的 signoff 流程，進行最終的檢查看看設計有沒有問題等等。
...從指定 commit 生成全新的 git 倉儲
故事是這樣子的，最近用了 git filter-branch 把手邊一個 repository
整理了一遍，因為中途一度碰觸到搜尋引擎也很難搜到的東西AI 的邊界，
所以就來記錄一下。
求才詐騙
故事是這樣子的，前些日子遇到求才詐騙，雖然我不是很肯定他們要幹嘛，但總之機會難得(?就記錄一下好了
...超爽的，撿到一堆文勒
故事是這個樣子的，有一位強者我同學 JJL 大大，從大學到現在就一直罩我，本來他也有經營一個 hugo 的 blog 在 https://ys-hayashi.me/ （不用點了已經沒了），主要也是寫一些硬體和 FPGA 相關的內容。
...