談到 APR 之前，我們先來說一下晶片內部的物理架構，pad、鎊線、memory、power ring、power strip 等， 讓大家對平常看到的晶片有個認識，後面實際操作軟體的寫文章才好寫。

本篇文章在完成後經過修改，文與圖皆大幅更新過將錯誤內容修正為正確內容，如果你對文章歷史有興趣，可至 Github 搜尋文章的歷史記錄

封裝

平常生活中最常看到的 chip，大概就是那種黑黑有腳的晶片，不然就是放在主機板上面的 CPU 晶片，這時候腳位是在背面的針腳或是接點，這是晶片的封裝。

視電路設計的針腳數，可以選用不同的封裝，我查到最完整的列表來自德州儀器 ， 我比較知道在幹嘛的封裝包括：

  • SB：Side-Braze
  • CQFJ：Ceramic Quad Flat
  • J-leaded CLCC：Ceramic Leadless Chip Carrier
  • CQFP：Ceramic Quad Flatpack

等等， 目前這些封裝似乎都沒有個統一的中文譯名，各封裝的外觀可以自己搜尋圖片，用它的名字加上 packages 查到。

封裝是晶片與外面電路板的中介層，例如 Side Braze 的封裝就可以直接插在麵包板上進行量測，CQFJ, CLCC, CQFP 等等就比較適合自己洗電路板出來做連線。
不同的封裝都有不同的尺寸、接腳數，例如 SB 封裝可能到 48 支腳就接近上限了，CQFP 到幾百支都沒問題。
各封裝的成本與訊號頻率上限也有不同，可依照自身需求選取，個人現在是都選 SB，反正接腳數沒那麼高，頻率也沒要求。

如果我們使用物理的方式破壞封裝（開蓋），就會看到下面的裸晶，實際上晶片的尺寸都比我們想得小非常多，會這麼大都是因為封裝的限制。
以 Intel 最新的 14900K 為例，網路上就可以找到 14900K 用的 LGA1700 的腳位定義圖 ，中間白色那塊就是晶片要放的位置： LGA1700 這個 CPU 外觀尺寸大約是 45.0 mm x 37.5 mm ，但開蓋後的裸晶尺寸只有 257 mm²，大約是 1.6 cm x 1.6 cm，跟你大拇指的指甲差不多大。

以下是我跟強者我同學求到的鎊線圖，這顆好像本來就沒封裝是直接量測裸晶，所以嚴格來說也不算開蓋圖就是了， 中間的裸晶由晶圓代工廠做完後，透過鎊線 (bond wire) 連接到周邊的封裝上，封裝上的接腳將外界的電源、接地、訊號接入晶片中：

Bond wire

大多數的製程，晶片會利用最上層的金屬，在晶片最外一圈製作 bonding pad，鎊線就會由這圈 pad 接到封裝上。
由於這圈鎊線等於是一條長長的導線，帶來額外的電感等效應，在晶片愈加高速化的今天，這種寄生效應帶來額外的限制， 因此也出現覆晶 (Flip Chip) 等封裝技術，但這有點扯遠了，等我做到這個程度再說，有興趣的話我把資訊附在參考資料。

標準元件庫

進到晶片內部，整個晶片從橫切面來看，由底層往上依序是：

  • 矽晶圓基板，從砂子提煉出來矽基板。
  • 電晶體晶片的最底層，包含晶圓上的 OD oxide diffusion (drain source)，PO Poly oxide (gate) 構成
  • Contact，形成電晶體的接點，連接到上層的金屬。
  • Metal Connect，由銅製成的金屬導線，看製程可能有 5 層、7 層甚至超過 10 層的金屬做為連結使用，一般會依序稱 M1, M2, M3, … M9。
  • 最上層的 Top Metal 就會是上述 bonding pad 的所在，在製作晶片時 bonding pad 的位置會打開以供鎊線。

當然會直接用電晶體的，大概只有類比、微波或是 MEMS 等特殊的應用，在數位晶片的領域，我們會使用晶圓廠或是 IP 廠如 Arm 提供的標準元件庫來進行設計。
我搜 google 找到的網頁，有找到一個標準元件庫的範例 ，網頁最後更新於 2008 年。
標準元件庫會提供各種基本的邏輯閘，以及他們的時序特性、電氣特性等，每個邏輯閘都有各自的邏輯，如 AOI21 就代表一個 And 配上 NOR gate，這樣的組合用 CMOS 實現起來，會比只做 AND, OR gate 再連接起來更快速，面積又更小。
為了簡化 layout 的功夫，各個邏輯閘會依照一定的規範在設計，諸如：

  • 每個邏輯閘的高度都是一樣的
  • 上面的節點接電源 VDD，下面的節點接地 VSS
  • 每個邏輯閘使用 PMOS 與 NMOS 的寬度是一樣的

注意這只適用在一般製程，愈是高階的製程愈可能因為製程限制或是效能、省電等要求，使標準元件有各類特殊設計。

在標準元件庫之上就是我們設計者在 Layout 時要處理的部分了，以下我們用 Minecraft 舖了 33x33 的晶片出來 （這己經是我找到最能重現 3D 的東西了），在這之前我們先來看看各層的定義： layerdef 由下到上，由左至右依序為： 基板、各層VDD線、Contact、M1、Via1、M2、Via2、M3、Via3、M4、Via4、M5。

followpin

有了這樣格式固定的邏輯閘，我們會用最底層的金屬 M1，在晶片上放上一條一條的橫條 followpin， 一條接正電 VDD，一條接地 VSS (GND)， 在 layout 中邏輯閘就會延著橫向的 VDD VSS 排成一列，就像貨架一樣，邏輯閘就能這樣連接上 VDD VSS。

晶片接上 follow pin 大概就像下圖這個樣子，邏輯閘的接點下面會有 Contact 接上基板。 M1

這樣的設計能大幅減少晶片的複雜度，畢竟晶片要連結的東西包括訊號走線、時脈、VDD、VSS， 全部都要繞線還要顧及線寬以控制壓降，變數太多難以處理，用這樣的接線立刻少 VDD VSS 兩個變數要處理。

Metal

再往上的 Metal 2 到 Top Metal，我們這裡蓋到 M5 就好，各層基本上都會有一個固定的走向， follow pin 己經使用最底層的 M1 水平放置了，往上的 M2-M5 依序就是垂直、水平、垂直、水平， 或者我們就會直接記錄 M1(H)、M2(V)、M3(H)、M4(V)、M5(H)。

金屬線大致上會有幾個任務：

  1. 由 Top Metal 往下幾層，會在晶片四面畫上 Power Ring。
  2. 在晶片中加上水平與垂直網狀的 Metal Stripe，從外面的 Power Ring 連接給 follow pin。
  3. Metal 2 - Metal3 有時用到 Metal 4 會用來繞線讓信號連接到各邏輯閘的接點。

我們先看 Metal stripe 的部分，一般會使用 M4 開始接 stripe，留 M2, M3 用來繞線，以下是加上 M4 stripe 的圖： M4

與 M1 正交的 M4 會透過 M3, M2 把電源接給下方的 M1；再加一層 M5 stripe，到了上層金屬走線就會更寬一點，以導通更多的電流： M5

加上 Power Ring 的結果，M4、M5 在 Ring 的方向和 stripe 是相同的，也同樣是 VDD/VSS 一組一起走線： ring

這裡大家可以想一想，如果 Ring 的方向和 stripe 不一樣，那會出什麼事呢？

每層 Strip 都會跟上線層的 Strip 透過 Via 相連，這樣才能把 VDD, VSS 由上而下導到最底層的邏輯閘， 與 Ring 也會透過 Via 相連，Via 的部分來個特寫，看看上下兩組 VDD/VSS 是如何連接的，來導播放大(X Via

至於 Route 就沒什麼好說的，用 M2, M3 把下面各邏輯閘的訊號線接起來，這個因為很難蓋，所以意思一下就好了： Route

為什麼 M2 M3 不加 stripe，也是要留空間給 route 使用，雖然我好像有一版下線曾經給 M2, M3 接了 stripe，幸好最後也沒事。

Pad

Pad 的結構可以想成一根金屬的大棒棒，最上層會鋪一層大小最小也有 50 um x 50 um 的 Top Metal 用來打鎊線。 做晶片的時候外面會圍著一圈 pad 把信號、電源送進來，如下圖所示，先用 Minecraft 的 beacon 代表鎊線XD： Pad

注意到 Pad 會一路把訊號拉到最下層的 M1，這是因為 Pad 下面還會藏有 ESD device，所以必須連接到基板上， 從 M1, M2 左右就是這個 Pad 的出 pin 位置（也有只用 M1 的），在加 Power Ring 的時候要小心不要用到這幾層， 不然 Pad 的線一出來就撞在 Ring 上面根本接不了線。

結語

晶片當然是很複雜的東西，但其實我們（人類）為了讓設計可行，已經大量簡化過內部的結構了。
例如為了供電我們會畫 Power Strip 和 Power Ring，為了實現複雜邏輯我們會使用標準元件庫的邏輯閘， 為了要連接邏輯閘，我們設計晶片要加 followpin 來供電。

到了下一篇的 APR 實際操作，我們又會看到連這些 APR 軟體也是針對上述結構進行設計，所以你可能會問， 我們能不能設計一款電路，不要接 followpin 或 Power Strip，把 VDD VSS 當成像繞線一樣進行 layout？
答案我會說是可以但也不行，可以是物理上的確可以這樣做；不行是因為你沒工具幫你這樣做，所有的 APR 軟體大概都只會繞訊號線，不會去管 VDD/VSS 要怎麼連； 能生成的結構也己經寫死就是 Power Ring, Power Strip, followpin 等，不會有其他結構給你選。

APR 就像 AlphaGO 一樣，是針對一個特定問題設計的工具，而不是某種通用的圖論演算法大集合， 之前有朋友問我說能不能用電路寫個圖論的問題然後讓 APR tool 去解，這就好像你把你電腦裡的所有文件變靜態網頁丟去網路上， 希望 Google 爬過你的網頁，再用 Google 幫你搜尋文件裡面的關鍵字。
總之這樣的假設也沒必要，市面上各種晶片，大抵也是依循同一套結構設計，也都能正常運作， 除非你是什麼學術單位想試著挑戰晶片設計的基礎結構，不然照做就是了。

參考資料

有關 Flip chip 可參考：Flip Chip技術簡介與應用
有關封裝可參考：IC封裝與測試